一种集成芯片结构及其制作方法

本发明提供一种集成芯片结构及其制作方法，上述结构包括复合外延结构、高压器件区、低压器件区和BJT区；高压器件区、低压器件区和BJT区相互隔绝设于复合外延结构的上部区域中；高压器件区用于形成高压器件，低压器件区用于形成低压器件，BJT区用于形成双极结型晶体管；复合外延结构包括沿第二方向叠加布设的底层、SiC隔离层和器件制备层；SiC隔离层键合设于底层上，SiC隔离层与底层之间形成有键合界面层；器件制备层外延设于SiC隔离层上，用于制作高压器件区、低压器件区和BJT区。利用该复合外延结构得到的晶圆尺寸能够做到12英寸，远大于目前主流的4H‑SiC晶圆的尺寸，从而降低整体的工艺成本，键合SiC隔离层能有效杜绝电流和电压串扰的发生。